-
电阻阵列器件作为最成熟的动态红外景象生成器，因其能够在实验室中对各种红外探测系统的实时性能进行测试与评估，大幅降低外场实验成本，已获得广泛应用[1-4]。为了实现红外探测器深空探测等低温背景需求的性能测试与评估，往往要求电阻阵列芯片正常工作时背景温度低于130 K。针对电阻阵列器件的制冷封装，近室温器件一般采用大功率制冷机[5-6]进行冷却，而深低温器件多采用集成于封装结构的液冷装置[7-8]进行冷却。液冷装置冷却具有冷量大、无振动、温度稳定等优点，常用的制冷工质有甲烷、液氮、液氧、液氩等。大面阵芯片[9]和大功率负载[10]的封装结构设计中还必须考虑相应零部件的热应力[11]，以避免工作过程中热应力导致的结构失效。随着红外动态仿真要求的提高，电阻阵列器件的发展向着像元小型化[12]、阵列规模增大[13-14]、整体功率提升[15-16]等方向发展，随之带来的问题是发热增大[17]，典型功率已经超过一百瓦，瞬时功率达到数百瓦，功率密度提升显著，这对封装结构的低温散热能力与热可靠性提出了较高的要求。
针对以上问题，文中设计了利用液氮进行快速冷却的电阻阵列封装结构，对封装结构中关键零件参数的选取进行了讨论。针对电阻阵列封装结构的传热进行分析，并与实验结果进行对比。最后，对比分析实验与仿真分析的结果，分析仿真误差来源，提供仿真分析模型的改进方向。
-
封装对象为512×512的微桥结构电阻阵列，芯片尺寸为30 mm×30 mm×1.5 mm，正常工作功率为100 W。其模块结构简图如图1所示，上层为发热层，下层为衬底层，材质均为硅，芯片通过环氧树脂低温胶与陶瓷电极板和金属热沉进行胶接。根据芯片实际使用需求，要求正常工况下芯片衬底最大热应力小于10 MPa，金属热沉和陶瓷电极板最大热应力小于50 MPa。
图 1 封装模块简化模型示意图
Figure 1. Schematic diagram of simplified model of package module
-
将电阻阵列芯片、陶瓷电极板与金属热沉组成的系统简化为有均匀内热源的一维稳态导热模型，以便研究热沉厚度对系统温度分布的影响。按照傅里叶定律，热平衡状态下的硅衬底、陶瓷、环氧树脂胶层和金属热沉各层的热流密度与温度关系可表示为：
$$ q = \frac{{\lambda ({T_{{\text{up}}}}-{T_{{\text{down}}}})}}{\delta } $$ (1) 式中：q为热流密度（W·m−2）；λ为各介质的导热系数（W·m−1·K−1）；Tup和Tdown分别为各层上下表面温度（K）；δ为各层的厚度（m）。
芯片发热层上表面温度如下：
$$ T{\text{ = }}\frac{\varphi }{{2\lambda }}{\delta ^2}{\text{ + }}{T_{{\rm{S}}{\text{i - sub}}}} $$ (2) 式中：T为芯片发热层上表面温度（K）；φ为芯片加热片的生成热（W/m3）；TSi-sub为芯片硅衬底上表面温度。
以上一维传热模型为独立绝热系统，其边界条件如下：热沉下表面温度恒定，为80 K；芯片发热层为均匀内热源，总发热功率为100 W。
对于因温度梯度产生的热膨胀受到约束而产生的热应力，满足如下方程：
$$ \sigma \text=E\alpha (T-{T}_{\text{ref}}) $$ (3) 式中：σ为热应力；E为弹性模量；α为热膨胀系数；T为温度；Tref为参考温度。
需要指出的是，简化的一维换热模型将转化为接近实物的三维模型进行热仿真与应力仿真分析。文中使用商用软件ANSYS对三维换热模型进行仿真。封装结构的传热可视作常物性、无内热源的三维稳态传热。
根据傅里叶定律，常物性、无内热源、稳态情况下三维热传导微分方程如下：
$$ \frac{{{\partial ^2}T}}{{\partial {{\text{x}}^2}}}{\text{ + }}\frac{{{\partial ^2}T}}{{\partial {{\text{y}}^2}}}{\text{ + }}\frac{{{\partial ^2}T}}{{\partial {{\text{z}}^2}}}{\text{ = }}0 $$ (4) -
大功率电阻阵列的温控是该装置的关键指标，为验证散热能力，设计的电阻阵列封装结构如图2所示，主要包括真空腔体、制冷系统与电阻阵列芯片三部分。需要说明的是，验证实验中采用陶瓷加热片代替电阻阵芯片作为热源，非均匀加热的陶瓷加热片造成封装结构内部温度分布不均，结果与电阻阵列芯片正常工作时有一定的相似性。真空腔体由封装结构外壳、管帽和热沉底座组成，均采用304 L通过机加工成型，通过外接真空泵保证腔体内处于高真空状态（<10−3 Pa），为电阻阵列的深低温工作提供可能。
图 2 电阻阵封装结构（a）、测温点设置（b）与陶瓷加热片结构（c）示意图
Figure 2. Schematic diagram of (a) resistor array package structure, (b) distribution of temperature measurement points and (c) Ceramic heater structure
考虑到环氧树脂低温胶对热应力影响较小且加入仿真模型后仿真难度增大，仿真模型中忽略低温胶对热应力的影响，由低温胶层引入的温度变化等效为界面热阻处理。文中将讨论不同结构中分别采用铜质和钼质热沉对封装结构换热能力和热应力的影响，以选取最优的换热结构与热沉材料。
底座为薄壁件，在为封装结构提供真空密封的同时，还能够起到减小漏热的作用。制冷系统包含出液铜管、进液铜管和液冷室，通过快速流动的液氮将芯片产生的热量带走。液冷室为封装结构散热核心部件，冷头材质为钼或铜，待后续讨论确定，底座采用焊接性能较好的可伐（4J29）。电阻阵列芯片材质为硅，并通过陶瓷电极板固定在液冷室冷头上。封装结构窗口为蓝宝石片。以上材料参数如表1所示。仿真分析时电阻阵列芯片功率区间设定为0.1~225 W，即芯片上表面存在大小为111~250000 W/m2的热通量，液冷室与液氮接触面温度为80.0 K恒温，液氮流速1.26 m/s。
表 1 封装结构备选材料参数对比（100 K）
Table 1. Comparison of package structure alternative material parameters （100 K）
Materials λ/
W·(m·K)−1α/
10−6E/
GPaμ Mo 174 2.69 320 0.3 Cu 483 16.7 140 0.34 Ceramic 4.5 6.7 360 0.26 304L 9.2 9.16 200 0.3 4J29 7.6 2.09 140 0.37 Si 124 2.49 112 0.28 Sapphire 27.2 8.40 345 0.29 陶瓷加热片尺寸与陶瓷电极板一致，为30 mm×30 mm×2 mm。在热沉和加热片上分别设置A、B、C、D四个测温点，通过数据采集器每隔3 s对所有测温电阻的阻值进行记录。实验中，改变陶瓷加热片功率后，系统能够保证在50 s以上的时间各温度点温度保持平稳，波动小于1 K，则认为系统达到稳态，能够稳定运行。利用外部气源泵压方式保证供应液氮速率恒定，流经封装结构的液氮进入废液罐，以实现液氮的循环利用。
-
表2为一维导热模型中100 W加热功率条件下不同材质和厚度热沉所在结构的温度分布。不难发现，钼、铜两种热沉在厚度为1~3 mm条件下均满足芯片衬底温度不高于130 K的设计需求。在加热功率为100 W的工况下，陶瓷电极板厚度为2 mm，针对钼、铜两种金属热沉厚度分别为1 mm、2 mm和3 mm时关键零件的热应力进行仿真分析，各关键零件平均温度和热应力分布结果如图3所示。三维仿真模型的结果与一维导热模型一致，均为铜质热沉所在结构导热略优于钼质热沉所在结构。二者温度分布结果相近，尤其是金属热沉上表面温度，差值最大仅为0.13 K。两种模型的误差主要出现在陶瓷与硅衬底处，误差也小于4.9%，误差主要来源为对环氧树脂低温胶等效为界面热阻的数值设定偏大，造成整体温度偏高。相同厚度不同热沉材质结构中，相同部位温差约为0.5~1.3 K。不同结构硅衬底的表观温度差异主要由金属热沉的温差决定。
表 2 封装结构各主要零件温度与热沉材质、厚度关系表
Table 2. Relationship between the temperature of the main parts of the package structure and the material and thickness of the heat sink
Material of
heat sinkHeat sink
thickness/mmTemperature distribution/K Heat sink Ceramic Chip substrate Heater Mo 1 80.64 91.14 97.60 97.82 2 81.28 91.78 98.24 98.46 3 81.92 92.42 98.88 99.10 Cu 1 80.23 90.73 97.19 97.41 2 80.46 90.96 97.42 97.64 3 80.69 91.19 97.65 97.87 热应力仿真结果表明，采用不同材质金属热沉的封装结构整体应力相差较大，钼质衬底总体应力较小，铜质衬底总体应力较大，应力最大值均出现在零件下表面与相邻零件连接处。随着金属热沉厚度的增加，钼质热沉结构中硅衬底的热应力增大，而铜质热沉结构中硅衬底的热应力减小。这种现象主要是由于三种零件材料的热膨胀系数不同导致的。钼质热沉结构中，陶瓷膨胀系数大，钼与硅的膨胀系数小且相近，因此增加热沉厚度导致的温度升高会使热应力进一步增大。而铜质热沉结构中，陶瓷的热膨胀系数介于铜与硅之间，起到了很好的缓冲作用，较厚的金属热沉也有助于热应力的释放，因此硅衬底上的热应力逐渐减小。尽管如此，在芯片的硅衬底中，铜质热沉结构中的热应力数值为钼质热沉的两倍以上。
金属热沉与陶瓷电极板的热应力差在31.05 MPa和97.31 MPa以上，陶瓷电极板中的应力差距尤为明显。为了保证陶瓷电极板不因热应力损坏，要求其最大应力不超过50 MPa，所有铜质热沉结构均不满足上述要求。综上，相同厚度的钼质金属热沉中零件温度较铜质热沉高约0.5~1.3 K，热应力远小于铜质热沉，因此确定钼为金属热沉材料。
在一维导热模型中，封装结构中温差主要由环氧树脂低温胶与陶瓷电极板引入。考虑到工艺限制，将厚度为0.01 mm的低温胶减薄难度较大，因此，讨论陶瓷电极板厚度与钼质金属热沉厚度之间关系，以期获得制冷性能更为优异的封装结构。图4为不同钼质热沉厚度与陶瓷电极板厚度对封装结构中温度分布与热应力分布的关系图。
图 3 温度与钼质(a)、铜质(b)热沉厚度关系图；热应力与钼质(c)、铜质(d)热沉厚度关系图
Figure 3. Relationship between the temperature of the package structure and the thickness of the molybdenum (a) and copper (b) heat sink; Relationship between the thermal stress of the package structure and the thickness of the molybdenum (c) and copper (d) heat sink
图 4 1 mm (a)、2 mm (b)和3 mm (c)钼质热沉封装结构温度分布与陶瓷电极板厚度关系图；1 mm (d)、2 mm (e)和3 mm (f)钼质热沉封装结构热应力分布与陶瓷电极板厚度关系图
Figure 4. Diagrams between the temperature distribution of 1 mm (a), 2 mm (b) and 3 mm (c) molybdenum heat sink package structure and the thickness of the ceramic electrode plate; Diagrams between the thermal stress of 1 mm (d), 2 mm (e) and 3 mm (f) molybdenum heat sink package structure and the thickness of the ceramic electrode plate
从图4中不难发现，选取厚度为1~3 mm的热沉与陶瓷电极板时，随着热沉和陶瓷电极板厚度的增加，各零部件温度逐渐升高，温度分布的差异主要由陶瓷电极板厚度决定，采用1 mm和3 mm陶瓷电极板的不同结构中，硅衬底的温差约为8.78 K。封装结构零部件热应力随着热沉厚度的增加整体呈现增大趋势。芯片硅衬底上的热应力最大为9.77 MPa，且随着陶瓷电极板厚度的增加逐步下降，满足应力不大于10 MPa的设计需求。金属热沉上的应力也较小，最大应力为27.91 MPa，满足封装结构设计要求。在金属热沉厚度一定的前提下，热应力在陶瓷电极板厚度为2 mm时出现最小值，热应力较其他厚度减小20.9 %以上。
考虑封装结构零部件中温度与热应力分布，封装结构中热沉材料最终确定为钼，热沉厚度2 mm，陶瓷电极板厚度2 mm，此时硅衬底、陶瓷电极板和金属热沉上应力最大值分别为5.66 MPa、34.19 MPa和21.88 MPa，满足封装结构设计需求。
-
利用仿真软件模拟陶瓷加热片加热功率为0.1~225 W时封装结构内部测温点温度分布，仿真结果如图5蓝色曲线所示，其中，100 W加热功率下的温度分布图如图6所示。结果表明，四个测温点温度均随着加热功率的增加线性升高，各测温点斜率基本不随功率改变。陶瓷加热片上的温度变化较大，钼质热沉的温度升高较小。陶瓷加热片上的三个测温点变化规律较为接近，其中A、C两个测温点在相同加热功率的情况下温度差距较小，最大温差仅4.47 K；测温点B是所有测温点中温度变化最大点，对比陶瓷加热片内部加热丝分布不难发现，测温点B处于陶瓷加热片中加热电阻丝密集处，功率密度较高，热量积聚导致此处温度最高。钼质热沉上的测温点D在225 W的加热功率下温度较0.1 W仅升高4.92 K，说明与液氮直接接触的钼质热沉温度较为稳定。
图 5 实验、仿真分析温度分布与加热功率关系图
Figure 5. Diagram of temperature distribution of physical experiment and simulation analysis and heating power
由于深低温应用有背景温度小于130 K的要求，电阻加热片上表面温度小于130 K面积与加热功率关系如图7所示。设计要求的正常加热功率100 W工况下，电阻加热片上表面最高温度小于130 K。当加热功率超过125 W后，上表面最高温度超过130 K，热影响区显著扩大，导致小于130 K面积急剧减小。加热功率达到200 W后，热影响区扩大速度显著减慢。这说明封装结构设计满足100 W加热功率条件下芯片衬底低于130 K的设计要求。
图 6 100 W加热功率工况下陶瓷加热片模型温度分布图
Figure 6. Temperature distribution diagram of ceramic heater model under 100 W heating power
图 7 电阻加热片上表面温度小于130 K面积占比与加热功率关系图
Figure 7. Diagram between the ratio of ceramic heater area which surface temperature is less than 130 K and the heating power
-
加热功率处于87.85~128.52 W的加热时间与温度关系图如图8所示。在上述加热功率范围内，各测温点在调整加热功率后能够在9 s内重新达到热平衡，并且能够长时间保持温度稳定。钼质热沉上的测温点D仅在调整加热功率时稍有波动，陶瓷加热片上的测温点A和C变化规律相近，测温点B温度变化幅度最大。上述规律与仿真分析过程中一致。在上述功率范围内，仅128.52 W加热功率条件下的温度最高点B温度超过130 K，107.60 W及以下加热功率条件下加热片上表面均低于130 K，满足设计要求。
图 8 87.85~128.52 W加热功率的加热时间与测温点温度关系图
Figure 8. Diagram between the heating time of 87.85-128.52 W heating power and the temperature of each temperature measurement point
验证实验过程中，在保证液氮流速恒定的情况下改变陶瓷加热片的加热功率，记录各测温点随加热功率变化的温度曲线，如图8黑色曲线所示。实验表明，加热功率不高于211.90 W时，封装结构能够稳定长时间运行，满足设计要求。实验中钼质热沉上的测温点D温度最低，陶瓷加热板上的A、C两点温度相近，A点略高于C点，B点温度最高，四个测温点的温度分布规律与仿真实验一致，仿真实验结果与实验结果在0.1~192.76 W范围内误差最大点出现在测温点B，误差为7.67%。
当封装系统不外加加热功率时，热平衡状态下的四个测温点温度与低温冷源温度相等。图8中各曲线斜率为各点温度和低温冷源的温差与加热功率的比值，根据热阻定义，该斜率即为测温点至低温冷源的热阻。由此计算陶瓷加热片上各测温点的热阻。从图8中不难发现，测温点B在加热功率分别为107.60 W和192.72 W、测温点A、C在192.72 W时，温度–功率曲线的斜率明显增大。分段计算各测温点的热阻如表3所示。
表 3 陶瓷加热片各测温点不同功率热阻统计表
Table 3. Thermal resistance of different power at each temperature measurement point of ceramic heater
Temperature measuring point Thermal resistance/K·W−1 0–
107.60 W107.6–
192.72 W192.72–
211.90 WSimulation
resultsA 0.347 0.338 0.641 0.356 B 0.440 0.512 0.918 0.403 C 0.366 0.373 0.544 0.336 从表3中不难发现，测温点A、C在0~192.72 W范围内热阻变化较小，当加热功率超过192.72 W后，热阻明显增大。测温点B在表中的三个加热范围内，热阻随着加热功率的提升显著增大。仿真模型中热阻不随着加热功率变化，三个测温点的仿真结果与0~107.60 W功率范围内的热阻值相近，最大误差约为8.4%。
对比实验仿真分析结果，热阻随加热功率变化是导致二者温度分布产生误差的重要原因。封装结构中各零件与各界面热阻随着温度升高产生变化，导致不同加热功率下结构整体热阻发生变化，在加热功率超过设计要求时该误差影响较大。
针对加热功率为107.60~192.76 W时测温点B热阻的变化，测温点B位于加热电阻丝密集处，因此该处热流密度较平均热流密度更大，温度较高，附近的陶瓷热导率较低，引起热阻增大。加热功率在该范围内时，仿真分析与实验的温度误差最大为7.67%，因此认为仿真分析结果与实验较为吻合。
加热功率低于107.60 W的情况下，仿真结果与验证实验的误差主要来源为封装结构外壳对陶瓷加热片的热辐射。仿真分析中0.1 W加热功率情况下陶瓷加热片温差不超过0.1 K，不加载加热功率时陶瓷上表面测温点温差为1.46 K，该温差是由封装结构外壳对陶瓷加热片的热辐射产生的。
综上所述，实验验证了仿真分析的模型，证明仿真分析结果与实验结果较为吻合。在加热功率为0.1~192.76 W时，仿真分析与实验温度最大误差为7.67%。加热功率大于192.76 W时，仿真分析的误差主要来源于零件与界面热阻变化较大。因此，文中提出的仿真分析模型适用于0.1~192.76 W加热功率工况。
-
通过仿真分析对比了100 W加热功率下不同材质、不同厚度的金属热沉和不同厚度的陶瓷电极板对电阻阵列芯片封装结构中温度分布和热应力的影响，最终热沉材质确定为钼，厚度2 mm，陶瓷电极板厚度为2 mm。在设计功率（100 W）工况下，金属热沉、陶瓷电极板和芯片衬底的最高温度分别为81.35 K、95.50 K和101.88 K，热应力最大值分别为21.88 MPa、34.19 MPa和5.66 MPa，均满足设计要求。
建立了电阻阵列芯片封装结构温度仿真分析模型，结果表明，在0~225 W加热功率范围内封装结构能够稳定长时间运行。利用实验验证仿真模型，结果表明，封装结构能够在加热功率为0~211.90 W工况下长期稳定运行，在0~192.76 W加热功率范围内仿真模型温度最大误差不超过7.67%，能够较好地模拟出电阻阵列芯片封装结构内部的温度分布情况，对封装结构设计与改进起到指导作用。
分析了仿真分析模型的误差来源，对比了不同功率范围内各测温点至低温冷源的热阻，发现封装结构中各零件与界面随温度变化的热阻是中高功率下仿真分析模型产生误差的主要原因，低功率下的误差来源则主要是封装外壳对内部零件的热辐射。
Research on the package structure of deep low-temperature and high-power resistor array
-
摘要: 电阻阵列的封装需求向着集成度高、大功率、深低温方向发展。为了满足130 K以下低温工作、稳态功率100 W以上的深低温应用需求，提出了一种利用液氮进行制冷的集成封装结构，并利用有限元仿真和实测验证相结合的方法验证了装置的制冷能力。结果表明，热沉钼与陶瓷电极板的厚度均为2 mm的情况下，加热功率在0.1~192.76 W区间内，有限元仿真得到的温度与实测温度最大误差小于7.67%，引起误差的主要原因是封装结构件的体热阻及界面热阻随温度发生变化而仿真时采用恒定热阻。结构能够在加热功率小于211.90 W的工况下正常工作。在设计的100 W稳定加热工况下，芯片衬底温度不高于101.9 K，热应力为5.66 MPa，满足设计要求。Abstract: The packaging requirements of resistor arrays are high integration, high power, and deep low temperature. To make the resistor arrays work normally below 130 K when the heating power is over 100 W, an integrated package structure using liquid nitrogen for refrigeration is proposed. Finite element simulation and experimental verification are carried out. The results show that the overall error between the temperature distribution obtained by finite element simulation and the physical experiment is less than 7.67% when the thickness of the molybdenum heat sink and the ceramic electrode plate are both 2 mm and the heating power is in the range of 0.1-192.76 W. The error mainly comes from the body and interface thermal resistance of the package structure changing with temperature, while the constant thermal resistance is used in the simulation. The structure can work normally when the heating power is less than 211.90 W. Under the designed stable 100 W heating condition, the chip substrate temperature is not higher than 101.9 K, and the thermal stress is 5.66 MPa, which meets the design requirements.
-
Key words:
- finite element simulation /
- resistor array /
- package structure /
- temperature distribution
-
图 2 电阻阵封装结构（a）、测温点设置（b）与陶瓷加热片结构（c）示意图
Figure 2. Schematic diagram of (a) resistor array package structure, (b) distribution of temperature measurement points and (c) Ceramic heater structure
图 3 温度与钼质(a)、铜质(b)热沉厚度关系图；热应力与钼质(c)、铜质(d)热沉厚度关系图
Figure 3. Relationship between the temperature of the package structure and the thickness of the molybdenum (a) and copper (b) heat sink; Relationship between the thermal stress of the package structure and the thickness of the molybdenum (c) and copper (d) heat sink
图 4 1 mm (a)、2 mm (b)和3 mm (c)钼质热沉封装结构温度分布与陶瓷电极板厚度关系图；1 mm (d)、2 mm (e)和3 mm (f)钼质热沉封装结构热应力分布与陶瓷电极板厚度关系图
Figure 4. Diagrams between the temperature distribution of 1 mm (a), 2 mm (b) and 3 mm (c) molybdenum heat sink package structure and the thickness of the ceramic electrode plate; Diagrams between the thermal stress of 1 mm (d), 2 mm (e) and 3 mm (f) molybdenum heat sink package structure and the thickness of the ceramic electrode plate
图 5 实验、仿真分析温度分布与加热功率关系图
Figure 5. Diagram of temperature distribution of physical experiment and simulation analysis and heating power
图 6 100 W加热功率工况下陶瓷加热片模型温度分布图
Figure 6. Temperature distribution diagram of ceramic heater model under 100 W heating power
图 7 电阻加热片上表面温度小于130 K面积占比与加热功率关系图
Figure 7. Diagram between the ratio of ceramic heater area which surface temperature is less than 130 K and the heating power
图 8 87.85~128.52 W加热功率的加热时间与测温点温度关系图
Figure 8. Diagram between the heating time of 87.85-128.52 W heating power and the temperature of each temperature measurement point
表 1 封装结构备选材料参数对比（100 K）
Table 1. Comparison of package structure alternative material parameters （100 K）
Materials λ/
W·(m·K)−1α/
10−6E/
GPaμ Mo 174 2.69 320 0.3 Cu 483 16.7 140 0.34 Ceramic 4.5 6.7 360 0.26 304L 9.2 9.16 200 0.3 4J29 7.6 2.09 140 0.37 Si 124 2.49 112 0.28 Sapphire 27.2 8.40 345 0.29 
下载: 导出CSV
表 2 封装结构各主要零件温度与热沉材质、厚度关系表
Table 2. Relationship between the temperature of the main parts of the package structure and the material and thickness of the heat sink
Material of
heat sinkHeat sink
thickness/mmTemperature distribution/K Heat sink Ceramic Chip substrate Heater Mo 1 80.64 91.14 97.60 97.82 2 81.28 91.78 98.24 98.46 3 81.92 92.42 98.88 99.10 Cu 1 80.23 90.73 97.19 97.41 2 80.46 90.96 97.42 97.64 3 80.69 91.19 97.65 97.87
下载: 导出CSV
表 3 陶瓷加热片各测温点不同功率热阻统计表
Table 3. Thermal resistance of different power at each temperature measurement point of ceramic heater
Temperature measuring point Thermal resistance/K·W−1 0–
107.60 W107.6–
192.72 W192.72–
211.90 WSimulation
resultsA 0.347 0.338 0.641 0.356 B 0.440 0.512 0.918 0.403 C 0.366 0.373 0.544 0.336
下载: 导出CSV
-
[1] Tang S J, Song M M, Wang B Y, et al. Infrared scene generation technology based on hardware-in-the-loop simulation of MOS resistance arrays [J]. Journal of System Simulation, 2018, 30(4): 1319-1327. (in Chinese) [2] Lv J, Kong W H, Li J. Development analysis of foreign tactical missile hardware-in-the-loop simulation capability [J]. Tactical Missile Technology, 2020, 2: 99-104. [3] Huang R S, Li H F, Liu G, et al. Status and development analysis of hardware-in-the-loop simulation technologies for the aircraft [J]. Journal of System Simulation, 2019, 31(9): 1763-1774. [4] Chen H Y, Zhao S Q, Wu G S, et al. Research on dual-band infrared image generation technology based on MOS resistor array [J]. Air & Space Defense, 2020, 3(4): 96-102. (in Chinese) [5] Gan Z H, Wu M, Zhu J K, et al. Research on a pulse tube cooler for resistor array cooling [J]. Cryogenics, 2015, 1: 1-7. [6] Lassiter T L, Marks J, Dickason J, et al. Modular carrier board and package for infrared LED arrays [J]. IEEE Photonics Journal, 2019, 11(4): 6. [7] Bryant P, Oleson J, James J, et al. MIRAGE: Developments in IRSP system development, RIIC design, emitter fabrication, and performance [C]//SPIE: Technologies for Synthetic Environ-ments: Hardware in the Loop Testing IX, 2004, 5408: 173-187. [8] James J, Bryant P, Solomon S, et al. OASIS: Cryogenically-optimized resistive arrays & IRSP subsystems for space-background IR simulation [C]//SPIE: Technologies for Synthetic Environments: Hardware-in the-Loop Testing XI, 2006, 6208: 20812. [9] Zhang W T, Chen X, Ye Z H. Stress in HgCdTe large infrared focal plane array detector analyzed with finite element analysis [J]. Journal of Infrared and Millimeter Waves, 2021, 40(3): 308-313. (in Chinese) [10] Yuan Q H, Jing H Q, Zhong L, et al. Thermal stress in high-power semiconductor laser packaging [J]. Chinese Journal of Lasers, 2019, 46(10): 1001009. (in Chinese) [11] Song M M, Tang S J, Wang B Y, et al. Infrared decoy simulation based on MOS resistance array [J]. Infrared and Laser Engineering, 2017, 46(5): 0504002. (in Chinese) [12] Ma B, Cheng Z X, Zhou H M, et al. Development of domestic resistive arrays technology [J]. Infrared and Laser Engineering, 2011, 40(12): 2314-2322. (in Chinese) [13] McHugh S, Franks G, LaVeigne J. High-temperature MIRAGE XL (LFRA) IRSP system development [C]//SPIE: Infrared Imaging Systems: Design, Analysis, Modeling, and Testing XXVIII, 2017, 10178: 1017809. [14] Danielson T, Franks G, Holmes N, et al. Achieving ultra-high temperatures with a resistive emitter array [C]//SPIE: Infrared Imaging Systems: Design, Analysis, Modeling, and Testing XXVII, 2016, 9820: 98200Z. [15] Zhou S, Liu W G, Cai C L, et al. Development and simulation of the microbridge structure of the resistance array infrared scene generator [J]. Journal of Xi’an Technological University, 2012, 32(8): 613-616. (in Chinese) [16] Williams O M, Goldsmith G C, Stockbridge R G. History of resistor array infrared projectors: Hindsight is always 100% operability [C]//SPIE: Technologies for Synthetic Environments: Hardware in the Loop Testing X, 2005, 5785: 208-224. [17] Zhang K, Ma B, Huang Y, et al. Testing and analysing of 256×256 MOS resistor array for IR scene projector [C]//15th International Conference on Advanced Communications Technology (ICACT), 2013: 143-147. -
点击查看大图
计量
- 文章访问数: 88
- HTML全文浏览量: 20
- PDF下载量: 21
- 被引次数: 0
